MARC

LEADER 00000cam a2200000Ii 4500
001 OR_ocn926045935
003 OCoLC
005 20231017213018.0
006 m o d
007 cr unu||||||||
008 151022s2016 enka ob 001 0 eng d
040 |a UMI  |b eng  |e rda  |e pn  |c UMI  |d OCLCF  |d CEF  |d INT  |d OCLCQ  |d UAB  |d VLB  |d OCLCO  |d OCLCQ  |d OCLCO 
020 |z 9780080971292 
020 |a 9780080971360 
020 |a 0080971369 
029 1 |a GBVCP  |b 897158954 
029 1 |a AU@  |b 000061145380 
035 |a (OCoLC)926045935 
037 |a CL0500000662  |b Safari Books Online 
050 4 |a TK7895.G36 
049 |a UAMI 
100 1 |a Wilson, Peter R.  |q (Peter Reid),  |e author. 
245 1 0 |a Design recipes for FPGAs :  |b using Verilog and VHDL /  |c Peter Wilson. 
246 3 |a Design recipes for field-programmable gate arrays 
250 |a Second edition. 
264 1 |a London, UK :  |b Newnes,  |c 2016. 
300 |a 1 online resource (1 volume) :  |b illustrations 
336 |a text  |b txt  |2 rdacontent 
337 |a computer  |b c  |2 rdamedia 
338 |a online resource  |b cr  |2 rdacarrier 
588 |a Description based on online resource; title from title page (Safari, viewed October 19, 2015). 
504 |a Includes bibliographical references and index. 
590 |a O'Reilly  |b O'Reilly Online Learning: Academic/Public Library Edition 
650 0 |a Field programmable gate arrays. 
650 0 |a Verilog (Computer hardware description language) 
650 0 |a VHDL (Computer hardware description language) 
650 6 |a Réseaux logiques programmables par l'utilisateur. 
650 6 |a Verilog (Langage de description de matériel informatique) 
650 6 |a VHDL (Langage de description de matériel informatique) 
650 7 |a Field programmable gate arrays  |2 fast 
650 7 |a Verilog (Computer hardware description language)  |2 fast 
650 7 |a VHDL (Computer hardware description language)  |2 fast 
856 4 0 |u https://learning.oreilly.com/library/view/~/9780080971360/?ar  |z Texto completo (Requiere registro previo con correo institucional) 
994 |a 92  |b IZTAP