Advanced model order reduction techniques in VLSI design /

Systematic introduction to key model order reduction techniques in linear circuits, using real-world examples to illustrate advantages and disadvantages.

Detalles Bibliográficos
Clasificación:Libro Electrónico
Autor principal: Tan, Sheldon X. D.
Otros Autores: He, Lei, 1968-
Formato: Electrónico eBook
Idioma:Inglés
Publicado: Cambridge : Cambridge University Press, 2007.
Temas:
Integrated circuits > Very large scale integration > Design.
TECHNOLOGY & ENGINEERING > Electronics > Circuits > VLSI & ULSI.
TECHNOLOGY & ENGINEERING > Electronics > Circuits > Logic.
COMPUTERS > Logic Design.
Integrated circuits > Very large scale integration > Design
Acceso en línea:Texto completo

MARC

LEADER 00000cam a2200000 a 4500
001 KNOVEL_ocn320265935
003 OCoLC
005 20231027140348.0
006 m o d
007 cr |||||||||||
008 090505s2007 enka ob 001 0 eng d
040 |a BUF  |b eng  |e pn  |c BUF  |d TEF  |d IBI  |d DEBSZ  |d OCLCQ  |d N$T  |d YDXCP  |d QE2  |d AU@  |d UV0  |d E7B  |d IL4J6  |d NRU  |d IDEBK  |d B24X7  |d OCLCQ  |d KNOVL  |d ZCU  |d KNOVL  |d OCLCF  |d KNOVL  |d AUD  |d OCLCQ  |d EBLCP  |d OCLCQ  |d VT2  |d OCLCQ  |d BUF  |d REB  |d UAB  |d STF  |d OCLCQ  |d CEF  |d RRP  |d COO  |d OCLCQ  |d OL$  |d OCLCQ  |d SFB  |d WYU  |d LUN  |d OCLCQ  |d OCLCO  |d OCLCQ  |d OCLCO 
015 |a GBA704444  |2 bnb 
016 7 |a 013645424  |2 Uk 
019 |a 173240494  |a 173812628  |a 271790396  |a 437447056  |a 648279183  |a 652466563  |a 776968644  |a 814500804  |a 819635480  |a 961884803  |a 988695923  |a 999520320  |a 1026453491  |a 1035675486  |a 1058037476  |a 1058042893  |a 1136473473  |a 1170270009  |a 1171528242 
020 |a 9781601197290  |q (electronic bk.) 
020 |a 1601197292  |q (electronic bk.) 
020 |a 9780521865814 
020 |a 0521865816 
020 |a 9780511290329  |q (electronic bk.) 
020 |a 0511290322  |q (electronic bk.) 
020 |a 051128909X 
020 |a 9780511289095 
020 |a 0511289723  |q (electronic bk.) 
020 |a 9780511289729  |q (electronic bk.) 
020 |a 9780511541117  |q (ebook) 
020 |a 0511541112  |q (ebook) 
020 |a 128091713X 
020 |a 9781280917134 
020 |a 1107178827 
020 |a 9781107178823 
020 |a 9786610917136 
020 |a 6610917132 
020 |a 0511322321 
020 |a 9780511322327 
020 |a 0511288417 
020 |a 9780511288418 
020 |a 9781107411548  |q (paperback) 
020 |a 1107411548 
029 1 |a AU@  |b 000042833188 
029 1 |a AU@  |b 000044222672 
029 1 |a DEBSZ  |b 30717607X 
029 1 |a DEBSZ  |b 430436351 
029 1 |a NZ1  |b 13078067 
029 1 |a NZ1  |b 13078127 
029 1 |a NZ1  |b 15565029 
035 |a (OCoLC)320265935  |z (OCoLC)173240494  |z (OCoLC)173812628  |z (OCoLC)271790396  |z (OCoLC)437447056  |z (OCoLC)648279183  |z (OCoLC)652466563  |z (OCoLC)776968644  |z (OCoLC)814500804  |z (OCoLC)819635480  |z (OCoLC)961884803  |z (OCoLC)988695923  |z (OCoLC)999520320  |z (OCoLC)1026453491  |z (OCoLC)1035675486  |z (OCoLC)1058037476  |z (OCoLC)1058042893  |z (OCoLC)1136473473  |z (OCoLC)1170270009  |z (OCoLC)1171528242 
050 4 |a TK7874.75  |b .T36 2007eb 
072 7 |a TEC  |x 008050  |2 bisacsh 
072 7 |a TEC  |x 008030  |2 bisacsh 
072 7 |a COM  |x 036000  |2 bisacsh 
072 7 |a THR  |2 bicssc 
082 0 4 |a 621.395  |2 22 
049 |a UAMI 
100 1 |a Tan, Sheldon X. D. 
245 1 0 |a Advanced model order reduction techniques in VLSI design /  |c Sheldon X.-D. Tan, Lei He. 
260 |a Cambridge :  |b Cambridge University Press,  |c 2007. 
300 |a 1 online resource (xviii, 240 pages) :  |b illustrations 
336 |a text  |b txt  |2 rdacontent 
337 |a computer  |b c  |2 rdamedia 
338 |a online resource  |b cr  |2 rdacarrier 
504 |a Includes bibliographical references and index. 
588 0 |a Print version record. 
505 0 |a Cover; Half-title; Title; Copyright; Contents; Figures; Tables; Foreword; Acknowledgments; 1 Introduction; 2 Projection-based model order reduction algorithms; 3 Truncated balanced realization methods for MOR; 4 Passive balanced truncation of linear systems in descriptor form; 5 Passive hierarchical model order reduction; 6 Terminal reduction of linear dynamic circuits; 7 Vector-potential equivalent circuit for inductance modeling; 8 Structure-preserving model order reduction; 9 Block structure-preserving reduction for RLCK circuits; 10 Model optimization and passivity enforcement. 
520 |a Systematic introduction to key model order reduction techniques in linear circuits, using real-world examples to illustrate advantages and disadvantages. 
546 |a English. 
590 |a Knovel  |b ACADEMIC - Electronics & Semiconductors 
590 |a Knovel  |b ACADEMIC - Computer Hardware Engineering 
650 0 |a Integrated circuits  |x Very large scale integration  |x Design. 
650 7 |a TECHNOLOGY & ENGINEERING  |x Electronics  |x Circuits  |x VLSI & ULSI.  |2 bisacsh 
650 7 |a TECHNOLOGY & ENGINEERING  |x Electronics  |x Circuits  |x Logic.  |2 bisacsh 
650 7 |a COMPUTERS  |x Logic Design.  |2 bisacsh 
650 7 |a Integrated circuits  |x Very large scale integration  |x Design  |2 fast 
700 1 |a He, Lei,  |d 1968- 
776 0 8 |i Print version:  |a Tan, Sheldon X.D.  |t Advanced model order reduction techniques in VLSI design.  |d Cambridge : Cambridge University Press, 2007  |z 9780521865814  |w (DLC) 2007298681  |w (OCoLC)78989087 
856 4 0 |u https://appknovel.uam.elogim.com/kn/resources/kpAMORTVL1/toc  |z Texto completo 
938 |a Books 24x7  |b B247  |n bke00022314 
938 |a EBL - Ebook Library  |b EBLB  |n EBL311253 
938 |a ebrary  |b EBRY  |n ebr10182310 
938 |a EBSCOhost  |b EBSC  |n 206570 
938 |a ProQuest MyiLibrary Digital eBook Collection  |b IDEB  |n 91713 
938 |a YBP Library Services  |b YANK  |n 2637905 
938 |a YBP Library Services  |b YANK  |n 2713251 
938 |a YBP Library Services  |b YANK  |n 3275700 
938 |a YBP Library Services  |b YANK  |n 2716191 
994 |a 92  |b IZTAP 

Ejemplares similares